# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

63-177565

(43) Date of publication of application: 21.07.1988

(51)Int.CI.

H01L 29/78 H01L 27/08

(21)Application number: 62-010256

(22)Date of filing:

19.01.1987


(71)Applicant: NEC CORP


(72)Inventor: KOKUBU KUNIO

# (54) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE AND MANUFACTURE OF SAME (57)Abstract:

PURPOSE: To improve the integrity of an integrated circuit by a method wherein a drain impurity layer, a back gate, a source impurity layer and a source electric source impurity layer are provided in this order from the top on Si substrate side contacted with a trench formed in the Si substrate and a gate insulating film is provided won the surface of the backgate on the side surface of the trench and a source electric source metal film, an insulating film and a gate electrode metal film are provided in this order from the bottom in the trench to form a MOS transistor vertically.

CONSTITUTION: After a high concentration N-type impurity layer 6 is formed by doping with As, an SiO2 film 7 is formed on an Si surface exposed in a trench 5 and a side wall 8 is formed and the SiO2 film 7 on the bottom is removed by vertical etching of SiO2. Then, after an SiO2 film 9 is formed on the Si surface exposed in the trench 5, the SiO2 film 9 on the bottom is removed by the vertical etching of SiO2 and,





successively by vertical etching of Si, a trench with a depth of 0.8 . m is further formed. As is diffused into the lower part of the trench where Si is exposed to form a high concentration Ntype layer 10 which is to be a source region and the Si is doped with B of a higher concentration by ion implantation and annealed to form a high concentration P-type layer 11 and an electric source is composed of the N-type layer 10 and the P-type layer 11. Then, a silicide reaction is carried out and an unreacted high melting point metal film is removed to form a source electrode.

### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

## 19日本国特許庁(JP)

⑪特許出願公開

# ⑫ 公 開 特 許 公 報 (A)

昭63 - 177565

@Int.Cl.4

識別記号

厅内整理番号

❸公開 昭和63年(1988)7月21日

H 01 L 29/78

3 2 1 3 2 1 V-8422-5F G-7735-5F

審査請求 未請求 発明の数 3 (全6頁)

図発明の名称

半導体集積回路装置およびその製造方法

②特 願 昭62-10256

**20出 願 昭62(1987)1月19日** 

砂発 明 者

邦 夫

東京都港区芝5丁目33番1号 日本電気株式会社内

⑪出 願 人 日本電気株式会社

国分

東京都港区芝5丁目33番1号

砂代 理 人 弁理士 内 原 晋

## 明細書

## 発明の名称

半導体集積回路装置およびその製造方法

#### 特許請求の範囲

- (2) シリコン基板表面に第 1 の絶縁膜を形成し、この第 1 の絶縁膜の所定領域を垂直エッチにて除去した後に、その領域にドレイン用不純物を

(3) 第1導電型の縦型構造MOSトランジスタを製作した後、そのウェーハ表面を所定厚さで垂直エッチングに対するマスク剤で覆い、第2導電型の縦型構造MOSトランジスタを製作するための、数次の垂直エッチングに対して前記マスク剤の膜をマスクとして用いることを特徴とする半導体集積回路の製造方法。

発明の詳細な説明

#### 〔産業上の利用分野〕 .

本発明は、MOS型半導体集積回路装置および その製造方法に関する。

#### 〔従来の技術〕

従来、集積回路装置の集積度を高めるための立 体構造デバイス(3次元デバイス)としては、シ リコン(Si)基板の上に絶縁膜を成膜し、その上に Si層を成膜するSOI技術がある。また、素子分 解領域やキャパシタを小面積化するために、Si基 板に溝を掘ってここに分離領域やキャパシタを形 成する技術およびキャパシタとMOSトランジス タを一緒に形成する技術がある。

#### (発明が解決しようとする問題点)

上述した従来技術のうちSOI技術は、絶縁膜上に良質で均一なSi単結晶が未だ形成できず、この解決には時間がかかる。また、キャパシタ付き 溝掘りトランジスタでは、ソース電源が埋め込ま れていないという欠点があった。

本発明の目的は、このような欠点を除き、装置の高集積化と高速化を図り、製造工程を組織した

基板をゲート領域とし、その機構の下部にソース およびソース電源用不純物をドープしソース領域 を形成した後、これら各領域と前配級溝の表面に 高融点金属を成膜し、続いて無処理によりシリ イド化反応を起させ、次に未反応の高融点金属膜 を除去してセルフアラインなソース電極を形成す ることにより縦型MOSトランジスタを製造する ことを特徴とする。

第3の発明の半導体集積回路装置の製造方法の構成は、第1等電型の縦型構造MOSトランジスタを製作した後、そのウェーハ表面を所定厚さで垂直エッチングに対するマスク剤で覆い、第2等電型の凝型構造MOSトランジスタを製作するための、数次の垂直エッチングに対して前記マスクめの膜をマスクとして用いることを特徴とする。(実施例)

# 次に、本発明について図面を参照して説明す

第1図(a)~(j)は本発明の一実施例を工程順に示した断面図、第2図は第1図(j)の平

半導体集積回路およびその製造方法を提供することにある。

# 〔問題点を解決するための手段〕

第2の発明の半導体集積回路装置の製造方法の 構成は、シリコン基板表面に第1の絶縁膜を形成 し、この第1の絶縁膜の所定領域を垂直エッチに て除去した後に、その領域にドレイン用不純物を ドープしてドレイン領域を形成し、このドレイン 領域に縦溝を形成し、この縦溝の側面のシリコン

面図である。

まず、第1図(a)に示す如く、比抵抗が数Ω cmのP型 Si 基板 1 の表面に無酸化した薄い Si O 2 膜 2 を形成し、この Si O 2 膜 2 の所望の領域に A s をイオン注入し、深さ 3 0 0 0 A 程度の高温度 N 型不純物層 3 を形成し、しかる後、 Si O 2 膜 2 の上に厚さ 1 μ m 程度の C V D Si O 2 膜 4 を形成する。この N 型不純物層 3 は、 将来、 N チャンネル M O S トランジスタのドレイン引出し部となるものである。

次に、第1図(b)の如く、通常のフォトリソグラフィエ程を用いて、フォトレジストをマスクとするSiO2膜2の垂直エッチングにより、C 正 が 1・2 μ m の正方形状に除去する。次に、A sのドーアにより深さるので、A sのドーアにより深さるので、A sのドーアにより深されている不純物層6を形成する。不純物層6は、将来 N チャンネル M O S トラン 成次のドレインとなるものであるが、既に形成皮 N 型不純物層 2 とつながって連続した高速度 N 型不純物層となる。

次に、第1回(c)に示す如く、熱酸化によって溝5の露出した Si表面に、厚さ 2 0 0 0 Åの Si 0 2 膜 7 を形成し、更に C V D Si 0 2 膜を 3 0 0 0 Å 堆積させた後、 Si 0 2 垂直エッチにより、 サイドウォール 8 を形成し、底面の Si 0 2 7 の 除去を行う。次に、第1回(d)の如く、 Si 基板 1 を深さ1.8 μ m 垂直エッチする。

次に、第1図(e)に示す如く、熱酸化により 清5の露出した Si表面に、厚さ1000Aの Si02 膜9を形成した後、 Si02 垂直エッチにより、底面 の Si02 膜9を除去し、 絞いて Si垂直エッチによ り、更に 0.8 μmの深さの溝を掘る。この溝の関 面の Si 基板 1 はゲート領域となるバックゲートに 相当する。

次に、第1図(f)に示す如く、溝の下部のSiが露出した部分にAsを拡散してソース領域となる深さ3000人の高濃度N型個10を形成し、更にイオン注入によりいっそう高濃度のBをドープしてアニールし、深さ5000人の高濃度P型層11を形成ずし、これらN型層10、P型層11

ゲート絶縁膜、リンドーアポリシリコン16はゲート電極とゲート引出線であり、1つ縦型構造のNチャンネルMOSトランジスタを構成している。ソース10は、WSi2層13とP型不純物層11を通して、P型Si基板1と同電位に保持される。この第1図(j)の構造の平面図が第2図である。

以上の説明は、Nチャンネルトランジスタについて説明したが、全く同様のことがPチャンネルトランジスタにも適用できることは明らかである。

第3図(a)~(f)は本発明の第2の実施例を工程順に示した断面図、第4図は第3図(f)の平面図であり、CMOS集積回路に適用した例を示している。

まず、第3図(a)に於いて、P型Si基板21の表面に厚さ5000人のSi02膜12を、熟酸化により形成した後、幅1.2 μmの分離帯用沸を深さ7μmで形成し、更に滞の内側に熟酸化により厚さ1000人のSi02膜23を形成した後、CV

が電源を構成する。

次に、第1図(g)に示す如く、W層12を厚さ2000点、CVDで形成した後、アニールして溝下部のSiと接触した部分をWSi2層13に変える。さらに、第1図(h)に示す如く、未反応のW層12を除去した後、溝側面のSi02膜9を等方エッチで除去する。この等方エッチでサイドウォールSi028も殆んど除去される。

次に、第1図(i)に示す如く、熱酸化により 漆の関面に厚さ200人のSi02膜14を形成す る。この時、WSi2膜13の表面も酸化され、酸化 膜15が形成される。次に、第1図(j)に示す 如く、リンドーアポリシリコン16を5000人 成膜し、図の左半分をレジストでマスクして、ポリシリコン垂直エッチを行い、更に、厚さ800 0人のBPSG膜17を成膜し、ドレイン引出し 部3の表面に、配線コンタクト用窓をあけて金属 配線18を形成する。

第1図(j) に於いて、 N 型不純物層 6.はドレイン、同じく10はソースであり、 SiO 2膜14は

D Si 0 z 膜 2 4 によって沸を埋める。次に、第 3 図 (b) に示す如く、分離帯の右側に深さ 6 μ m の N 型ウェル 2 5 を形成する。

次に、第3図(c)の如く、深さ3000人のN型ドレイン引出部26と深さ5000人のP型ドレイン引出部27を形成した後、Si基板表面のSi02膜を全て除去して改めて熱酸化による1000人のSi02膜28と、1.2 μmのCVDSi02膜29を形成する。

次に、第3図(d)に示す如く、Nチャンネルトランジスタ30を製作した後、厚さ8000 AのC V D Si02膜31を成膜する。なお、トランジスタ30を製作する方法は、第1実施例の工程と同じでよい。但し、ポリシリコンゲート電極32は、引出部は形成しない。

次に、第3図(e)に示す如く、Pチャンネルトランジスタ33を製作する。これもNチャンネルトランジスタ30の製作方法と殆んど同じであり、ゲート長すなわち、ソース・ドレイン同距離調整のため溝振り深さが異なる程度である。な

お、Pチャンネルトランジスタ底面の電源用N型 領域は、リンのイオン注入で形成し、x」を深く とるようにした。また、ポリシリコンはゲート電 極34となる。

次に、第3図(f)に示す如く、CVDSiO2膜37を除去し、リンドープポリシリコン膜35を成膜し、フォトリソグラフィエ程を経てポリシリコン垂直エッチにより両チャンネルのゲート電極32、34を連結する配線を形成する。次に、厚さ8000AのBPSG膜36を成膜する。この第3図(f)を平面図に示したのが第4図である。

以上の説明はNチャンネルトランジスタを先に 造る例を説明したが、Pチャンネルトランジスタ を先に造っても全く同様である。

#### (発明の効果)

以上説明したように本発明は、Si基板に穿たれた浦に接したSi基板側に、上から順次ドレイン用不純物層、バッグゲート、ソース用不純物層およびソース電源用不純物層を設け、溝の側面には

厚さが減少するものの、ゲート金属形成完了時に 速度の厚さを残すことができることができることができることができることができることが形成後、 地級膜として使用 ゲートリソグラフィーの 2000 は サートリングラフィーの はより、ゲート金属引出しののがが大きい。 上記絶縁膜を溝堀エッチ的に成膜してとい にはからも製造工程短縮の効果が大きい。

さらに、本発明の製造方法に於いて、表面絶縁 関溝返り後に、ドレイン用不純物をドープライン とにより、ドレインを溝に接してセルフアライ美 回路の集積度向上と、動作速度向上の効果が 国路の集積度向上と、動作速度向上の効果が る。また溝の下部外側に、あ融点金属を成成の 規いてシリサイド化反応をさせた後、未反反の 最いないで、とにより、ソースできる をセルフアラインで所望の位置に形成できること 共に、その後のゲート電極形成を容易にする パックゲートの表面にゲート絶縁膜を設け、満の内部には、下から順次ソース電源用金属。絶縁ラシスクを縦に形成できるので、集積回路チップ上の占有表面積が小さくなり、集積回路の集積ラン上にる効果がある。また、溝の周囲長がトラをジスタのゲート幅となり、集積回路の高速動作化に効果がある。

また、本発明はSi垂直というでは、 を有するをできるが、 を有するをできるが、 を有するをできるが、 を有するででできるが、 をできるできるが、 をできるができるが、 でできるができるが、 でできるが、 できるが、 できなが、 できなが、 できなが、 できなが、 できなが、 できなが、 できなが、 できなが、 でが、 でが、 できなが、 できなが、 できなが、 でき

ができる。

さらに、本発明はCMOS集積回路の製造方法に於いて、第1の導電型のMOSトランジスタ製作の後、ウェーハ表面を垂直エッチに対する充分厚いマスク剤で覆うことにより、第2の導電型のトランジスタを最初の位置決めのための位置合わせだけで、後は位置合わせなして製作することができ、製造工程短縮の効果がある。

#### 図面の簡単な説明


第1図(a)~(J)は本発明の第1実施例を 製作工程順に示した断面図、第2図は第1図の実 施例の平面図、第3図(a)~(f)は本発明の 第2の実施例を製造工程順に示した断面図、第4 図は第3図の平面図である。


1,21…Si 基板、2,7,9,22,23, 28…Si 0<sub>2</sub>膜、3,26,27…ドレイン引出 部、4,24,29,31…CVD Si 0<sub>2</sub>膜、5… 溝、6…ドレイン、8…Si 0<sub>2</sub>サイドウォール、 10…ソース(高濃度N型層)、11…ソース電


## 特開昭63-177565(5)

源用不純物層(高濃度P型層)、12…高融点 金属(W)層、13…ソース電極用シリサイド (WSi2層)、14…ゲートSiO2膜、15…シリサ イドの酸化膜、16,32,34…ゲート電極、 17,36…BPSG膜、18…金属配線、25 …N型ウェル、30…NチャンネルMOSトラン ジスタ、33…PチャンネルMOSトランジス タ、35…ゲート電極引出部。


代理人 弁理士 内 原 習







# 特開昭63-177565 (6)



\$7

